IEC 60191-6:2009
Collections
Normes internationales IEC
Date de publication
novembre 2009
Nombre de pages
76 p.
Référence
IEC 60191-6:2009
IEC 60191-6:2009
novembre 2009
Norme internationale
En vigueur
Normalisation mécanique des dispositifs à semi-conducteurs - Partie 6: Règles générales pour la préparation des dessins d'encombrement des boîtiers pour dispositifs à semi-conducteurs pour montage en surface
La CEI 60191-6:2009 donne les règles générales pour la préparation des dessins d'encombrement des dispositifs à semi-conducteurs pour montage en surface. Elle complète la CEI 60191-1 et la CEI 60191-3. Elle couvre tous les dispositifs pour montage en surface à semi-conducteurs discrets dotés d'au moins 8 sorties, ainsi que les circuits intégrés classés "de forme E" dans l'Article 3 de la CEI 60191-4. Cette troisième édition de la CEI 60191-6 annule et remplace la deuxième édition parue en 2004 dont elle constitue une révision technique. La présente édition contient les modifications majeures suivantes par rapport à l'édition précédente:a) le domaine d'application est modifié pour couvrir tous les dispositifs pour montage en surface à semi-conducteurs discrets dotés d'au moins 8 sorties; b) des modifications éditoriales sur plusieurs pages; et c) une révision technique du boîtier matriciel à billes (BGA) particulièrement son format de dessin géométrique. (la révision du format de dessin permettrait d'unifier deux types de boîtier BGA pour n'avoir qu'un seul type.)
Informations générales
Voir plus
Voir moins
Résumé
Normalisation mécanique des dispositifs à semi-conducteurs - Partie 6: Règles générales pour la préparation des dessins d'encombrement des boîtiers pour dispositifs à semi-conducteurs pour montage en surface
La CEI 60191-6:2009 donne les règles générales pour la préparation des dessins d'encombrement des dispositifs à semi-conducteurs pour montage en surface. Elle complète la CEI 60191-1 et la CEI 60191-3. Elle couvre tous les dispositifs pour montage en surface à semi-conducteurs discrets dotés d'au moins 8 sorties, ainsi que les circuits intégrés classés "de forme E" dans l'Article 3 de la CEI 60191-4. Cette troisième édition de la CEI 60191-6 annule et remplace la deuxième édition parue en 2004 dont elle constitue une révision technique. La présente édition contient les modifications majeures suivantes par rapport à l'édition précédente:
a) le domaine d'application est modifié pour couvrir tous les dispositifs pour montage en surface à semi-conducteurs discrets dotés d'au moins 8 sorties;
b) des modifications éditoriales sur plusieurs pages; et
c) une révision technique du boîtier matriciel à billes (BGA) particulièrement son format de dessin géométrique. (la révision du format de dessin permettrait d'unifier deux types de boîtier BGA pour n'avoir qu'un seul type.)
La CEI 60191-6:2009 donne les règles générales pour la préparation des dessins d'encombrement des dispositifs à semi-conducteurs pour montage en surface. Elle complète la CEI 60191-1 et la CEI 60191-3. Elle couvre tous les dispositifs pour montage en surface à semi-conducteurs discrets dotés d'au moins 8 sorties, ainsi que les circuits intégrés classés "de forme E" dans l'Article 3 de la CEI 60191-4. Cette troisième édition de la CEI 60191-6 annule et remplace la deuxième édition parue en 2004 dont elle constitue une révision technique. La présente édition contient les modifications majeures suivantes par rapport à l'édition précédente:
a) le domaine d'application est modifié pour couvrir tous les dispositifs pour montage en surface à semi-conducteurs discrets dotés d'au moins 8 sorties;
b) des modifications éditoriales sur plusieurs pages; et
c) une révision technique du boîtier matriciel à billes (BGA) particulièrement son format de dessin géométrique. (la révision du format de dessin permettrait d'unifier deux types de boîtier BGA pour n'avoir qu'un seul type.)
Voir plus
Voir moins
Normes remplacées
(1)
IEC 60191-6:2004
septembre 2004
Norme internationale
Annulée
Mechanical standardization of semiconductor devices - Part 6: General rules for the preparation of outline drawings of surface mounted semiconductor device packages
Gives general rules for the preparation of outlines drawings of surface-mounted semiconductor devices. It supplements IEC 60191-1 and 60191-3. It covers all surface-mounted discrete semiconductors devices as well as integrated circuits classified as form E.
Besoin d’identifier, de veiller et de décrypter les normes ?
COBAZ est la solution simple et efficace pour répondre aux besoins normatifs liés à votre activité, en France comme à l’étranger.
Disponible sur abonnement, CObaz est LA solution modulaire à composer selon vos besoins d’aujourd’hui et de demain. Découvrez vite CObaz !
Demandez votre démo live gratuite, sans engagement
Je découvre COBAZ